編者按：本文來自微信公眾號 半導體產(chǎn)業(yè)縱橫（ID：ICViews），作者：豐寧，創(chuàng)業(yè)邦經(jīng)授權(quán)發(fā)布。

“它不是光刻機，但重要性僅次于光刻機。”“蝕刻技術(shù)將取代光刻成為芯片制造核心?！?/strong>

半導體市場的兩則言論，直接將刻蝕設(shè)備的熱潮推向高點。

01 光刻機，不再是唯一解

上述言論中的后一句，來自英特爾的一位高管。

目前，ASML的極紫外（EUV）光刻機是制造高端芯片（如7nm及以下節(jié)點）的關(guān)鍵設(shè)備。

然而，該董事認為，像環(huán)繞柵極場效應晶體管（GAAFET）和互補場效應晶體管（CFET）這樣的新型設(shè)計，將顯著增加光刻之后制造步驟（特別是刻蝕技術(shù)）的重要性，從而削弱光刻在整體工藝中的主導地位。

具體來看，新型晶體管設(shè)計的核心在于“包裹”柵極結(jié)構(gòu)（GAAFET）或堆疊晶體管組（CFET）。這種三維結(jié)構(gòu)的復雜性對精確刻蝕提出了更高要求。為了從各個方向“包裹”柵極或創(chuàng)建堆疊結(jié)構(gòu)，芯片制造商需要更精細地、特別是橫向地去除晶圓上的多余材料。

因此，該董事指出，未來的重點可能從單純依賴光刻機縮小特征尺寸，轉(zhuǎn)向更復雜、更關(guān)鍵的刻蝕工藝。

半導體設(shè)備市場的下一個風口將吹向哪里？答案或許藏在刻蝕設(shè)備的技術(shù)突破里。

那么刻蝕技術(shù)在當前的芯片制造中正在發(fā)揮哪些作用？在未來的芯片制造中又需要怎樣的刻蝕技術(shù)？

02 刻蝕設(shè)備，逆襲的黑馬

在全球晶圓制造中，光刻、刻蝕和薄膜沉積技術(shù)被稱為半導體制造的“三駕馬車”。這三者的價值量占比分別為22%、21%和21%。

光刻環(huán)節(jié)將電路圖形轉(zhuǎn)移到覆蓋于硅片表面的光刻膠上，通過光照和顯影實現(xiàn)。

刻蝕環(huán)節(jié)是用化學或物理方法有選擇地從硅片表面去除不需要的材料的過程，其基本目標是在涂膠的硅片上正確地復制掩模圖形。

如果將光刻機簡單比喻為芯片電路中的“投影儀”，那么刻蝕機便可視為芯片結(jié)構(gòu)的"雕刻刀”。

03 刻蝕設(shè)備，兩大重要應用

刻蝕設(shè)備的重要性，正從兩個維度清晰顯現(xiàn)。

這不是突發(fā)的行業(yè)熱點，而是制造邏輯演變的必然。

第一點，隨著制程節(jié)點的縮小，刻蝕工藝的復雜性正呈現(xiàn)指數(shù)級增長。

中微公司董事長尹志堯曾表示：“14nm以下芯片，刻蝕機的作用越來越重要?！?/strong>

因為盡管是光刻機，也并非“常勝將軍”，它也存在它的極限。目前EUV光刻機的波長限制在13.5nm，它做出來的線條只能做到14nm，10nm、7nm、5nm芯片要通過多重模版的方法，把20nm光刻機線條翻版成兩個10nm線條，再翻版成5nm的線條，這一過程中，刻蝕設(shè)備作用巨大。

當芯片制程來到0.5nm以下，盡管是EUV光刻機，也難以為繼。

SEMI數(shù)據(jù)顯示，在芯片制造流程里，從65nm 制程演進至 7nm 制程，光刻步驟數(shù)量僅增加了約 30%，但刻蝕步驟數(shù)量卻激增了超過 300%。足以見得，如今的刻蝕環(huán)節(jié)已不再僅僅是光刻之后的輔助工序，而是成為決定芯片性能、良品率及先進制程實現(xiàn)的核心環(huán)節(jié)。

第二點，刻蝕設(shè)備的應用貫穿半導體制造全流程，尤其在邏輯芯片、存儲芯片（如DRAM、3D NAND）及先進封裝中發(fā)揮關(guān)鍵作用。

如今，隨著集成電路 2D 存儲器件的線寬已接近物理極限，NAND 閃存已進入 3D 時代。而在3D NAND 存儲芯片制造中，每片晶圓的刻蝕工序占比從 2D NAND 時代的約 25% 提升至如今超過 50%。這清晰表明，隨著芯片從平面走向立體堆疊，“雕刻”工序的復雜度和重要性不亞于“投影”工序。

同理，先進封裝技術(shù)也對刻蝕設(shè)備提出更高的訴求。比如在 Chiplet集成中，刻蝕設(shè)備需同時處理硅、介質(zhì)與金屬多種材料，其選擇性刻蝕能力（如對銅的刻蝕速率是介質(zhì)的 100 倍以上）直接決定了不同芯粒間的互聯(lián)良率。

04 國產(chǎn)刻蝕設(shè)備，已有佼佼者

目前，由于刻蝕工藝復雜、技術(shù)壁壘高，全球刻蝕設(shè)備市場集中度高。國際巨頭泛林科技、應用材料和東京電子等占據(jù)市場的主導地位。

按照刻蝕方式分類，刻蝕設(shè)備可以分為濕法刻蝕和干法刻蝕。濕法刻蝕由于刻蝕的精度較低，在制程不斷微縮的情境下，逐漸被干法刻蝕取代，在部分制程要求不太精密的芯片上在使用濕法刻蝕。

按照被刻蝕材料劃分，主要分為硅刻蝕、介質(zhì)刻蝕以及金屬刻蝕。不同的刻蝕材質(zhì)其所使用的刻蝕機差距較大。

對中國半導體而言，光刻機的價值毋庸置疑，刻蝕機的分量同樣不可輕估。

對于國產(chǎn)芯片制造來說，F(xiàn)inFET 工藝仍是先進制程的主流選擇。受限于部分設(shè)備性能，國內(nèi)先進制程要實現(xiàn)更小尺寸，不得不依賴多重曝光技術(shù)—這一現(xiàn)實，正讓刻蝕技術(shù)及相關(guān)設(shè)備的需求與重要性持續(xù)攀升。

目前國內(nèi)已有兩大半導體設(shè)備公司嶄露頭角，分別為北方華創(chuàng)和中微公司。

北方華創(chuàng)作為半導體設(shè)備領(lǐng)域的平臺型企業(yè)，其半導體設(shè)備品類數(shù)量在國內(nèi)同類型廠商中位居前列，覆蓋光膠處理、刻蝕、清洗、熱處理、化學氣相沉積、物理氣相沉積等多個集成電路生產(chǎn)環(huán)節(jié)。中微半導體則不同，屬于半導體專業(yè)型設(shè)備商，其半導體設(shè)備僅聚焦刻蝕工藝環(huán)節(jié)。

在具體的刻蝕設(shè)備上，這兩家公司也各有側(cè)重。北方華創(chuàng)主營硅刻蝕設(shè)備，中微半導體專攻介質(zhì)刻蝕設(shè)備。

若論刻蝕設(shè)備細分賽道的熱門公司，中微公司的看點相對較多。其在CCP、ICP設(shè)備領(lǐng)域均擁有強大的產(chǎn)品實力，部分產(chǎn)品已經(jīng)進入海外產(chǎn)線，批量應用于5nm及以下先進制程生產(chǎn)線。

但是從整個半導體設(shè)備市場來看，北方華創(chuàng)的關(guān)注度則更高。

至于國產(chǎn)半導體市場，需要何種刻蝕設(shè)備？又對這些半導體設(shè)備公司提出了哪些要求？

目前，國產(chǎn)半導體對刻蝕設(shè)備的需求主要呈現(xiàn)兩大特征，分別為：“全鏈條覆蓋” 與“尖端突破” 。

在技術(shù)維度，既需要能覆蓋成熟制程全流程的綜合型設(shè)備能力——如支持 14nm 及以上邏輯芯片、3D NAND 存儲芯片制造的 ICP/CCP 刻蝕設(shè)備，以滿足國內(nèi)晶圓廠大規(guī)模擴產(chǎn)對穩(wěn)定供應鏈的需求；更渴求突破 5nm 及以下先進制程的尖端設(shè)備，尤其是在高深寬比刻蝕（深寬比≥90:1）、原子層刻蝕等關(guān)鍵技術(shù)上實現(xiàn)自主可控，從而擺脫對多重曝光工藝的過度依賴，支撐 FinFET 向更先進架構(gòu)演進。

上述這幾點，中微公司已展開布局。

從應用場景看，需求呈現(xiàn)明顯的分層特征：成熟制程領(lǐng)域需要高性價比、高穩(wěn)定性的設(shè)備，以適配汽車電子、工業(yè)控制等領(lǐng)域的大規(guī)模生產(chǎn)；先進封裝與 Chiplet 集成領(lǐng)域則要求設(shè)備支持不同工藝的高精度加工；而邏輯芯片前沿制程更依賴刻蝕設(shè)備的“選擇性刻蝕” 與 “三維結(jié)構(gòu)加工” 能力，以滿足 GAAFET、CFET 等新型器件對微觀結(jié)構(gòu)的嚴苛要求。

在這一點上，北方華創(chuàng)與中微公司均在持續(xù)突破。

05 刻蝕設(shè)備，后起之秀

近日，在半導體刻蝕設(shè)備市場，迎來一位“后起之秀”。

7月8日，屹唐半導體正式在科創(chuàng)板敲響上市鐘聲。

屹唐半導體前身為美國應用材料公司旗下的半導體濕法設(shè)備業(yè)務部門，2015年通過國產(chǎn)化收購重組成立，目前已形成刻蝕、薄膜沉積、快速熱處理等三大類核心設(shè)備產(chǎn)品線，客戶覆蓋中芯國際、以及國內(nèi)兩大存儲芯片龍頭。

該公司干法刻蝕設(shè)備起步較晚，占主營收入比重不足15%，但作為國內(nèi)為數(shù)不多可以量產(chǎn)刻蝕設(shè)備的廠商，2021~2023年市占率始終為全球前十。

屹唐半導體已進入三星、SK海力士國際大廠供應鏈。此外，其自主研發(fā)的14nm刻蝕設(shè)備已通過客戶端驗證。

屹唐股份副總裁兼財務總監(jiān)謝妹在近期舉辦的投資者交流會上表示，該公司干法刻蝕設(shè)備處于市場開拓階段，毛利率尚處于相對較低的水平。隨著公司技術(shù)逐步突破，在不斷通過客戶端驗證后，干法刻蝕設(shè)備可以按照市場價格逐步形成規(guī)模化的銷售，毛利率水平及毛利金額占比相較以前年度均有所提升。

06 原子層刻蝕，未來已來

至于未來的芯片制造中將需要何種刻蝕技術(shù)？

隨著半導體技術(shù)的發(fā)展，芯片關(guān)鍵尺寸不斷縮小，F(xiàn)inFET和三維 NAND 閃存等復雜三維結(jié)構(gòu)對刻蝕工藝提出了高精度、低損傷和高選擇性的要求。傳統(tǒng)干法刻蝕技術(shù)在這些方面已難以滿足需求，而原子層刻蝕（Atomic Layer Etching, ALE）作為一種高精度原子尺度微加工技術(shù)，逐漸成為半導體制造中的關(guān)鍵技術(shù)之一。

這一技術(shù)的特性與英特爾所提及的未來芯片制造趨勢也高度契合。

早在2018年，業(yè)內(nèi)專家就曾對刻蝕設(shè)備的未來發(fā)展做出清晰預測。

Richard Gottscho博士曾表示，如今晶體管微縮面臨的最大挑戰(zhàn)是均勻性問題。例如：把一個10納米的芯片進行微縮，它的均勻度要求通常在10%，即要維持在1個納米；同樣的原理應用到3納米上，10%就是0.3納米，就是三個埃，也就是一個原子的尺寸。

也就是說，未來我們需要對工廠里的產(chǎn)品在原子尺寸上進行毫無差別的掌控，并保證其結(jié)果一致，這就是最大的挑戰(zhàn)。從晶圓制造的過程看，過往的沉積和刻蝕技術(shù)已無法發(fā)揮原有的作用，探索新的解決方案成為了廠商工作的重點，而包括原子層刻蝕在內(nèi)的原子層技術(shù)就是其中的一個選擇。

那么什么是原子層刻蝕？

ALE 能夠?qū)⒖涛g精確到一個原子層（相當于 0.4nm），要求刻蝕過程均勻地、逐個原子層地進行，并停止在適當?shù)臅r間或位置，從而獲得極高的刻蝕選擇率。

不僅如此，ALE 刻蝕速率的微負載（Microloading）效應也因為自飽和效應的保證而幾乎為零 —— 不論在反應快的部位還是反應慢的部位，每個周期僅完成一個原子層的刻蝕。另外，ALE 所用到的等離子體相當弱，有的甚至采用遠程等離子體源，等離子體攜帶的紫外輻射和電荷量都很小，因此對器件的電學損傷非常小。

憑借精確的刻蝕控制、良好的均勻性、微小的負載效應等優(yōu)點，ALE 越來越受到重視，重新成為研究熱點。不過，目前 ALE 的應用還處于初級階段，相應的設(shè)備也仍不成熟。

在這一技術(shù)的產(chǎn)業(yè)化進程中，國際廠商已先行布局。泛林對 ALE 的布局已持續(xù)十年：2014 年在 Sematech 研討會上定義 ALE 工藝，2016 年推出 Flex 系列系統(tǒng)，實現(xiàn)業(yè)界首個用于高產(chǎn)量制造的等離子體增強 ALE（PE-ALE）功能，推動該技術(shù)進入商業(yè)化應用的新階段。

國內(nèi)頭部刻蝕設(shè)備公司也及時捕捉到這一趨勢。中微公司關(guān)于原子層刻蝕的相關(guān)研究進程未曾公布。但北方華創(chuàng)在2019 年就曾披露其自主研發(fā)的原子層刻蝕設(shè)備成功進入行業(yè)知名客戶的生產(chǎn)線，為國產(chǎn)設(shè)備在先進制造、高端裝備領(lǐng)域的突破再添助力。

07 結(jié)語

當光刻的“極限” 逐漸顯現(xiàn)，刻蝕設(shè)備正從芯片制造的 “關(guān)鍵配角” 走向舞臺中央。從英特爾高管預言刻蝕技術(shù)將提升權(quán)重，到 3D NAND、GAAFET 等新型結(jié)構(gòu)對刻蝕精度提出原子級要求，這條賽道的熱度并非偶然，而是半導體制造邏輯演進的必然結(jié)果。

國內(nèi)市場已給出清晰答案：中微公司在介質(zhì)刻蝕領(lǐng)域的尖端突破、北方華創(chuàng)在全鏈條設(shè)備上的平臺優(yōu)勢、屹唐半導體作為后起之秀的快速拓展，共同勾勒出國產(chǎn)刻蝕設(shè)備的“梯隊成長” 格局。它們的競爭與協(xié)作，既在回應成熟制程擴產(chǎn)的規(guī)?；枨螅苍诠?5nm 以下先進制程、原子層刻蝕等技術(shù)高地。

本文為專欄作者授權(quán)創(chuàng)業(yè)邦發(fā)表，版權(quán)歸原作者所有。文章系作者個人觀點，不代表創(chuàng)業(yè)邦立場，轉(zhuǎn)載請聯(lián)系原作者。如有任何疑問，請聯(lián)系editor@cyzone.cn。