臺積電傳再建兩廠，CoWoS大爆發(fā)

半導(dǎo)體行業(yè)觀察·2025-01-20

在大力擴充封裝產(chǎn)能的同時，臺積電還在加緊建設(shè)晶圓廠。

編者按：本文來自微信公眾號半導(dǎo)體行業(yè)觀察（ID：icbank），創(chuàng)業(yè)邦經(jīng)授權(quán)發(fā)布。

據(jù)臺媒經(jīng)濟日報報道，臺積電沖刺CoWoS先進封裝布局，最新傳出又要在南科三期蓋兩座CoWoS新廠，投資金額估逾2,000億元。加計臺積電正在嘉科園區(qū)如火如荼建置的CoWoS新廠，業(yè)界預(yù)期，臺積電短期內(nèi)總計將擴充八座CoWoS廠，其中，南科至少有六座，以實際擴產(chǎn)行動棒打CoWoS砍單傳聞。

對于相關(guān)傳聞，南科管理局表示，臺積電確實有提出租地申請，惟不便透露廠商的開發(fā)計劃。臺積電方面，董事長魏哲家上周于法說會已明確釋出“持續(xù)擴增CoWoS產(chǎn)能”的訊息。業(yè)界研判，臺積電再次砸重金蓋CoWoS新廠，透露來自英偉達等大客戶高速運算（HPC）相關(guān)訂單比預(yù)期更旺。

近期英偉達砍單臺積電CoWoS的傳聞甚囂塵上，英偉達執(zhí)行長黃仁勛日前旋風(fēng)式訪臺，直言：“并沒有縮減CoWoS產(chǎn)能需求，反而還要增加產(chǎn)能，并轉(zhuǎn)換為多一些對CoWoS-L的產(chǎn)能需求?！蔽赫芗胰涨坝诜ㄕf會也說，“外面謠言多，公司正持續(xù)擴產(chǎn)，以滿足客戶需求?！?/p>

知情人士透露，臺積電這次在南科蓋CoWoS新廠，將落腳南科三期，土地面積高達25公頃，比嘉科廠區(qū)約20公頃更大，以嘉科CoWoS新廠投資約2,000億元計算，臺積電此次在南科三期投資額也將「比照辦理」、自2,000億元起跳。

知情人士指出，魏哲家喊話持續(xù)擴充CoWoS產(chǎn)能，絕對不是說說而已，而是以最高效率動起來，最快3月就會取得南科三期這塊25公頃土地，將興建二座CoWoS新廠，以及一棟辦公大樓。

建廠進度方面，供應(yīng)鏈透露，臺積電在今年1月中旬向南科管理局提出租地簡報，獲正向回應(yīng)，該公司采購單位即已第一時間啟動建廠計劃。根據(jù)消息，臺積電預(yù)計3月開始整地，依據(jù)以往建廠的進度推估，兩座南科三期CoWoS新廠將于2026年4月即可完工，并有望開始裝機。

AI強勁需求帶動下，供應(yīng)鏈統(tǒng)計，臺積電短期內(nèi)規(guī)劃蓋八座CoWoS新廠，包括嘉義一期已建的二座，原本群創(chuàng)四廠也將改建為二座；另外，嘉義二期原規(guī)劃建兩座，不過，因嘉義二期因最快也要到明年1月才能交地，而南科三期馬上可以交地，因此臺積電建構(gòu)規(guī)劃轉(zhuǎn)向。臺積電已決定向南科先行租用南科三期土地興建二座CoWoS新廠。至于最后兩座要落腳何處，目前仍在評估中。

CoWoS產(chǎn)能，大增

臺積電在臺灣各地興建新晶圓廠，擴大產(chǎn)能，以滿足不斷增長的 CoWoS 和 AI 市場需求。

Total CoWoS Capacity (WPM= Wafer Per Month):

2023: 13,000 ~ 16,000 WPM

2024: 35,000 ~ 40,000 WPM

2025e: 65,000 ~ 75,000 WPM

2026e: 90,000 ~ 110,000 WPM

臺積電先進封裝CoWoS（晶圓上芯片）技術(shù)的快速增長受到以下幾個關(guān)鍵因素的推動：

對高性能計算 (HPC) 的需求：對高級 AI、機器學(xué)習(xí)和數(shù)據(jù)中心應(yīng)用的需求日益增長，需要像 CoWoS 這樣的創(chuàng)新半導(dǎo)體封裝技術(shù)來處理更高的計算工作負載。

系統(tǒng)集成方面的進步：CoWoS 能夠在單個基板上集成多個芯片、內(nèi)存和邏輯封裝，滿足對更高帶寬、更低延遲和更高能效的日益增長的需求。

2.5D 封裝市場不斷增長：CoWoS 是 2.5D 集成領(lǐng)域的領(lǐng)導(dǎo)者，它結(jié)合了高密度互連和大規(guī)模芯片集成，以提高整體系統(tǒng)性能。

半導(dǎo)體設(shè)計復(fù)雜性不斷增加：隨著半導(dǎo)體尺寸縮小變得越來越具有挑戰(zhàn)性，CoWoS 提供了一種可擴展的解決方案，用于生產(chǎn)滿足現(xiàn)代電子產(chǎn)品需求的異構(gòu)集成芯片。

其他 2D/2.5D 封裝供應(yīng)商：ASE VIPack、Absolics、英特爾 EMIB、三星 I-cube、Amkor、SPIL。

NVIDIA 領(lǐng)跑 2025 年全球 CoWoS 容量需求份額：

NVIDIA在容量需求方面占據(jù)主導(dǎo)地位，占據(jù)總需求的63%，表明其在采用 CoWoS 技術(shù)方面的領(lǐng)導(dǎo)地位。

緊隨其后的是博通，占13%，是 CoWoS 需求的第二大貢獻者，盡管遠遠落后于 NVIDIA。

AMD和Marvell各占8%，并列第三，表明兩家公司對這項技術(shù)的興趣相當(dāng)。

其他貢獻者包括AWS + Alchip（3%）、英特爾（2%）、Xilinx（1%）和其他（3%），所占份額要小得多，表明他們對 CoWoS 容量的依賴相對有限。

NVIDIA 對 CoWoS 技術(shù)的高需求主要源于其在開發(fā)高性能計算和人工智能 (AI) 硬件方面的領(lǐng)導(dǎo)地位。這種需求的主要原因包括：

適用于 AI 和 HPC 的先進封裝：CoWoS 技術(shù)使 NVIDIA 能夠?qū)⒍鄠€高帶寬內(nèi)存 (HBM) 芯片與其 GPU 封裝在單個基板上。這對于需要大量計算能力和內(nèi)存帶寬的 AI 訓(xùn)練、推理和 HPC 至關(guān)重要。

人工智能和機器學(xué)習(xí)蓬勃發(fā)展：NVIDIA 的 GPU 是全球人工智能和機器學(xué)習(xí)系統(tǒng)的核心。各行各業(yè)人工智能應(yīng)用的快速增長大大增加了對 CoWoS 等先進封裝解決方案的需求，以滿足性能需求。

數(shù)據(jù)中心領(lǐng)導(dǎo)地位：NVIDIA 主導(dǎo)數(shù)據(jù)中心市場，其 GPU 用于大規(guī)模 AI 訓(xùn)練和推理任務(wù)。CoWoS 技術(shù)可實現(xiàn)更高的性能和能效，是 NVIDIA 數(shù)據(jù)中心產(chǎn)品必不可少的技術(shù)。

Chiplet 架構(gòu)：CoWoS 支持 NVIDIA 向基于 Chiplet 的架構(gòu)邁進，從而實現(xiàn)模塊化設(shè)計和更好的可擴展性。這對于其下一代產(chǎn)品尤其重要。

關(guān)鍵行業(yè)的需求：人工智能、大模型、自動駕駛汽車和科學(xué)研究等行業(yè)嚴重依賴 NVIDIA GPU 來實現(xiàn)人工智能驅(qū)動的解決方案，進一步推動了對 CoWoS 技術(shù)提供尖端性能的需求。

CoWOS技術(shù)是什么？

晶圓上芯片 (CoWoS：Chip-on-wafer-on-substrate)是一種先進的封裝技術(shù)，具有封裝尺寸更大和 I/O 連接更多等優(yōu)勢。它允許 2.5D 和 3D 組件堆疊，以實現(xiàn)同質(zhì)和異構(gòu)集成。以前的系統(tǒng)面臨內(nèi)存限制，而當(dāng)代數(shù)據(jù)中心則使用高帶寬內(nèi)存 (HBM) 來增強內(nèi)存容量和帶寬。CoWoS 技術(shù)允許在同一 IC 平臺上異構(gòu)集成邏輯 SoC 和 HBM。

CoWoS 架構(gòu)包含 2.5D 水平堆疊和 3D 垂直堆疊配置，徹底改變了傳統(tǒng)的芯片封裝模式。這種創(chuàng)新方法允許逐層堆疊各種處理器和內(nèi)存模塊，從而創(chuàng)建相互連接以形成一個有凝聚力的系統(tǒng)的小芯片。通過利用硅通孔 (TSV) 和微凸塊，與傳統(tǒng)的 2D 封裝方法相比，CoWoS 可以縮短互連長度、降低功耗并增強信號完整性。

從實際角度來看，CoWoS 技術(shù)能夠?qū)?GPU 和 AI 加速器等高級處理單元與高帶寬內(nèi)存 (HBM) 模塊無縫集成。這種集成對于 AI 應(yīng)用尤其重要，因為在這些應(yīng)用中，大規(guī)模計算能力和快速數(shù)據(jù)訪問至關(guān)重要。通過將處理和內(nèi)存元件放在近距離內(nèi)，CoWoS 可以最大限度地減少延遲并最大限度地提高吞吐量，從而為內(nèi)存密集型任務(wù)帶來前所未有的性能提升。

CoWoS 技術(shù)具有多種優(yōu)勢：

規(guī)?；透呒啥龋?/strong>傳統(tǒng)上，按照摩爾定律對晶體管進行規(guī)?；兄跐M足提高性能的需求。然而，事實證明，這對于高性能計算 (HPC)、人工智能甚至圖形處理單元 (GPU) 等現(xiàn)代應(yīng)用而言是不夠的。CoWoS 允許在同一基板上堆疊芯片，從而減少同質(zhì)或異構(gòu)邏輯 SoC 之間以及 HBM 之間的互連延遲。

增強熱管理：硅中介層和有機中介層的使用大大增強了堆疊集成電路的熱管理能力。這直接提高了整個系統(tǒng)的可靠性和使用壽命，同時最大限度地降低了熱節(jié)流的風(fēng)險。

提高電源完整性：中介層中的電源/接地網(wǎng)絡(luò)使用 RDL，并結(jié)合深槽電容器 (DTC)，不會損害高速應(yīng)用和內(nèi)存密集型應(yīng)用的電源完整性。

尺寸和成本降低：CoWoS 技術(shù)有助于在同一中介層和基板上安裝多個邏輯 SoC 和 HBM。這與傳統(tǒng)封裝技術(shù)形成鮮明對比，傳統(tǒng)封裝技術(shù)過去需要將多個邏輯 SoC 安裝在印刷電路板 (PCB) 上，并在封裝中進行必要的連接。這導(dǎo)致封裝尺寸更大，并增加了材料成本和制造費用。CoWoS 封裝總體上更小，更具成本效益。

據(jù)介紹，目前有CoWoS-S、CoWoS -L 和 CoWoS -R三個平臺。不同的互連選項提供更大的靈活性集成，以滿足性能目標(biāo)。

據(jù)中郵證券的報告，CoWoS-S（Silicon Interposer）即 2011 年首次亮相的用硅（Si）襯底作為中介層的先進封裝技術(shù) （ chip-on-wafer-on-substrate with silicon interposer）和TSV，提供廣泛的中介層尺寸、HBM 立方體數(shù)量和封裝尺寸，可以實現(xiàn)大于 2X 的光罩尺寸（1,700mm2），中介層集成了領(lǐng)先的 SoC 芯片和四個以上的HBM2/HBM2E 立方體。在過去，“CoWoS”一般即指以硅基板作為中介層的先進封裝技術(shù)。

報告進一步指出，CoWoS-S 從 2011 年的第一代升級到 2021 年的第五代，后續(xù)的第六代技術(shù)將會在基板上封裝 2 顆運算核心，同時可以板載多達 12 顆 HBM 緩存芯片。第五代 CoWoS-S 技術(shù)使用了全新的 TSV 解決方案，更厚的銅連接線，晶體管數(shù)量是第 3 代的 20 倍。它的硅中介層擴大到 2500mm2，相當(dāng)于 3 倍光罩面積，擁有 8 個 HBM2E 堆棧的空間，容量高達 128 GB。并且，臺積電以 Metal Tim形式提供最新高性能處理器散熱解決方案，與第一代 Gel TIM 相比，封裝熱阻降低至 0.15 倍。

CoWoS-R則使用有機中介層取代了 CoWoS-S 的硅中介層。有機中介層具有細間距 RDL，可在 HBM 和芯片之間甚至芯片和基板之間提供高速連接。與 CoWoS-S 相比，CoWoS-R 提供了卓越的可靠性和良率，因為有機中介層本身具有柔韌性，可充當(dāng)應(yīng)力緩沖器，并減輕由于基板和中介層之間的熱膨脹系數(shù)不匹配而引起的可靠性問題。

按照臺積電所說，CoWoS -R 的主要特點包括：

1、用于布線的 RDL 中介層最多包含 6 個銅層，間距最小為 4μm（線寬/間距為 2μm）。

2、RDL 互連提供良好的信號和電源完整性，并采用較低的 RC 值布線，以實現(xiàn)高數(shù)據(jù)傳輸率。共面接地-信號-接地-信號-接地 (GSGSG) 和具有六個 RDL 互連的層間接地屏蔽可提供卓越的電氣性能。

3、由于 SoC 和相應(yīng)基板之間的熱膨脹系數(shù) (CTE) 不匹配，RDL 層和 C4/底部填充 (UF) 層提供了出色的緩沖。C4 凸塊區(qū)域的應(yīng)變能量密度大大降低。

CoWoS-L則使用局部硅互連 (LSI) 和 RDL 中介層一起形成重組中介層 (RI)。除了 RDL 中介層之外，它還以硅通孔 (TSV) 的形式保留了 CoWoS-S 的吸引力。這還可以緩解由于在 CoWoS-S 中使用大型硅中介層而產(chǎn)生的產(chǎn)量問題。在一些實現(xiàn)中，它還可以使用絕緣通孔 (TIV) 代替 TSV 來最大限度地減少插入損耗。

CoWoS -L 的主要特點包括：

1、LSI 芯片用于通過多層亞微米銅線實現(xiàn)高布線密度芯片間互連。LSI 芯片可以在每個產(chǎn)品中采用各種連接架構(gòu)，例如片上系統(tǒng) (SoC) 到 SoC、SoC 到芯片組、SoC 到高帶寬內(nèi)存，并且可以在多種產(chǎn)品中重復(fù)使用。相應(yīng)的金屬類型、層數(shù)和間距與 CoWoS -S 的產(chǎn)品一致。

2、基于成型的中介層在正面、背面和傳輸信號和電源的 InFO 通孔 (TIV) 上具有較寬的 RDL 層間距，可在高速傳輸過程中降低高頻信號的損耗。

3、能夠在 SoC 芯片下方集成獨立嵌入式深溝槽電容器等附加元素，以改善電源管理。

總而言之，CoWoS-L 是一種芯片后組裝工藝，因為先制造中介層，然后再在上面堆疊晶圓芯片。中介層是 CoWoS 技術(shù)中的關(guān)鍵原材料之一，因為中介層上安裝了多個晶圓芯片（如 SoC、HBM 等），并且它能夠?qū)崿F(xiàn)芯片之間的高效連接和通信。中介層制造完成后，下一步就是在晶圓芯片中創(chuàng)建絕緣通孔 (TIV)。

然后將已知合格的裸片 (KGD) 安裝在晶圓上。裸片和 TIV 之間的間隙用模塑料填充，然后采用 CMP 工藝獲得平坦表面。

下一步，制造兩個 RDL 層：一個位于中介層正面，通過 μ-bump 連接晶圓和基板。

中介層背面的第二條 RDL 通過 C4 凸塊連接中介層和基板。

除此之外，CoWoS-L 技術(shù)還采用深溝槽電容器 (DTC)，可提供高電容密度，從而提高系統(tǒng)的電氣性能。這些電容器充當(dāng)電荷儲存器，并在運行高速計算應(yīng)用程序時滿足瞬時電流需求。